[컴퓨터회로] synchronous sequential A,B,C,D

[컴퓨터회로] synchronous sequential A,B,C,D

순차회로 SR Latch (1 bit 짜리 메모리 사용 가능) SR = 00 -> Qnext = Qcurrent - hold SR = 10 -> Qnext = 1 - set SR = 01 -> Qnext = 0 -reset SR = 11 -> 모순이 생김 S'R' Latch S'R' Latch with control input D Latch :based on S'R' Latch Latch의 실사용 Latch의 timing issue problem -> clocks and flip-flops 로 해결 clock : synchronize our latches with the ALU (enable) when clock = 1 , the latches will be enabled for writing. flip..

  • format_list_bulleted cs/컴퓨터회로
  • · 2023. 11. 4.
  • textsms

[컴퓨터회로] Ch3. GATE level Minimization

보호되어 있는 글입니다.

  • format_list_bulleted cs/컴퓨터회로
  • · 2023. 10. 2.

[컴퓨터회로]Chap2. Boolean algegra and logic gates

보호되어 있는 글입니다.

  • format_list_bulleted cs/컴퓨터회로
  • · 2023. 9. 23.
[컴퓨테이션이론] ch1. Convert NFA to DFA (2)

[컴퓨테이션이론] ch1. Convert NFA to DFA (2)

Regular language DFA & NFA A language is regular if some nondeterministic finite automaton recognizes it -> : Because a regular language has a DFA recognizing it and any DFA is also an NFA

  • format_list_bulleted 카테고리 없음
  • · 2023. 9. 16.
  • textsms

[컴퓨터회로 : chap1. digital systems and binary numbers]

보호되어 있는 글입니다.

  • format_list_bulleted cs/컴퓨터회로
  • · 2023. 9. 7.
[컴퓨터회로 create and simulate vivado project]

[컴퓨터회로 create and simulate vivado project]

FPGA (Field Programmable Gate Array) 는 프로그래밍이 가능한 직접회로 반도체로 개발자가 논리회로를 원하는 의도에 맞춰 설계가 가능하다. 원하는대로 설계를 하려면 HDL (Hardware Description Language)를 사용해야한다. 여기에 사용되는 언어는 Verilog와 VHDL인데, 학교에서는 VHDL로 하는 것 같다. VHDL로 작업하기 위한 통합환경을 설치하고 있는데, https://www.amd.com/en.html 에서 다운받는 중이다. 시간이 오래걸린다. 교수님께서 Xilinx-vivado 다운받으라고 하셔서 다운받고 있다. Xilinx-vivado 프로그램이 깔릴때까지 수업내용을 정리하려고 쓰고 있다. vivado 프로그램이 깔리면 프로젝트를 만들 수 있..

  • format_list_bulleted cs/컴퓨터회로
  • · 2023. 9. 2.
  • textsms